Выявление аппаратных уязвимостей цифровых устройств на основе систем сканирования и полунатурного моделирования

Цели. Развитие вычислительной техники и информационных систем требует рассмотрения вопросов их безопасности, различных методов обнаружения аппаратных уязвимостей цифровых компонентов устройств и защиты от несанкционированного доступа. Важным аспектом данных проблем является исследование существующих методов на возможность и способность выявить аппаратные ошибки или произвести поиск ошибок на соответствующих моделях. Цель работы – разработка подходов, инструментов и технологии для обнаружения уязвимостей в аппаратном обеспечении на ранней стадии проектирования, создание методики их обнаружения и оценки риска, рекомендаций по обеспечению безопасности на всех этапах процесса разработки вычислительных систем.
Методы. Использованы методы полунатурного моделирования, сравнения и выявления аппаратных уязвимостей, стресс-тестирования для выявления уязвимостей.
Результаты. Предложены методы обнаружения и защиты от аппаратных уязвимостей, являющихся критически важным аспектом в обеспечении безопасности вычислительных систем. Для обнаружения уязвимостей в аппаратном обеспечении использованы методы сканирования портов, анализа протоколов связи и диагностики устройств. Определены возможные места нахождения аппаратных уязвимостей, их вариации, описаны атрибуты аппаратных уязвимостей и риски. Для обнаружения уязвимостей в аппаратном обеспечении на ранней стадии проектирования разработан специальный стенд полунатурного моделирования. Предложен алгоритм сканирования с использованием протокола Remote Bitbang, который позволяет передавать данные между OpenOCD и подключенным к отладочному порту устройством. На основе управления сканированием разработан метод верификации, реализующий сравнение поведенческой модели с эталоном. Приведены рекомендации по обеспечению безопасности на всех этапах процесса разработки вычислительных систем.
Выводы. В данной работе предложены новые технические решения для обнаружения уязвимостей в аппаратном обеспечении, основанные на таких методах, как сканирование системы на программируемой логической интегральной схеме, полунатурное моделирование, верификация по виртуальной модели, анализ протоколов связи и диагностика устройств. Применение разработанных алгоритмов и способов позволит разработчикам предпринять необходимые меры по устранению аппаратных уязвимостей и предотвращению возможных вредоносных воздействий на всех этапах процесса проектирования устройств вычислительной техники и информационных систем. 

1. Smetana D. FPGA-Enabled Trusted Boot Is Part of Building Security into Every Aspect of Trusted Computing Architectures. Military & Aerospace Electronics Journal. September 25, 2019. URL: https://www.militaryaerospace.com/trustedcomputing/article/14040672/trustedcomputing-embedded-computing-realworld

2. Сесин И.Ю., Болбаков Р.Г. Сравнительный анализ методов оптимизации программного обеспечения для борьбы с предикацией ветвлений на графических процессорах. Russ. Technol. J. 2021;9(6):7–15. https://doi.org/10.32362/2500316X-2021-9-6-7-15

3. Shayan M., Basu K., Karri R. Hardware Trojans Inspired Hardware IP Watermarks. IEEE Design & Test. 2019;36(6):72–79. https://doi.org/10.1109/MDAT.2019.2929116

4. Hennessy J.L., Patterson D.A. A new golden age for computer architecture: Domain-specific hardware/software co-design, enhanced security, open instruction sets, and agile chip development. In: Proceedings of the 2018 ACM/IEEE 45th Annual International Symposium on Computer Architecture (ISCA). IEEE; 2018. https://doi.org/10.1109/ISCA.2018.00011

5. Li D., Zhang Q., Zhao D., Li L., He J., Yuan Y., Zhao Y. Hardware Trojan Detection Using Effective Property-Checking Method. Electronics. 2022;11(17):2649. https://doi.org/10.3390/electronics11172649

6. Алехин В.А. Проектирование электронных систем с использованием SystemC и SystemC–AMS. Russ. Technol. J. 2020;8(4):79–95. https://doi.org/10.32362/2500-316X-2020-8-4-79-95

7. Yang K., Zhang K., Ren J., Shen X. Security and privacy in mobile crowdsourcing: Challenges and opportunities. IEEE Commun. Mag. 2015;53(8):75–81. https://doi.org/10.1109/MCOM.2015.7180511

8. Lou X., Zhang T., Jiang J., Zhang Y. A Survey of Microarchitectural Side-channel Vulnerabilities, Attacks and Defenses in Cryptography. Vol. 1. No. 1. March 2021. URL: https://arxiv.org/pdf/2103.14244

9. Skorobogatov S., Woods C. Breakthrough Silicon Scanning Discovers Backdoor in Military Chip. In: Prouff E., Schaumont P. (Eds.). Cryptographic Hardware and Embedded Systems – CHES 2012. Lecture Notes in Computer Science. 2012. V. 7428. Berlin, Heidelberg: Springer. https://doi.org/10.1007/978-3-642-33027-8_2

10. Tasiran S., Keutzer K. Coverage metrics for functional validation of hardware designs. IEEE Des. Test. Comput. 2001;18(4):36–45. https://doi.org/10.1109/54.936247

11. Mukhopadhyay D., Chakraborty R.S. Hardware Security: Design, Threats, and Safeguards. CRC Press; 2014. 542 p. ISBN 978-1-4398-9584-9

12. Тарасов И.Е. ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектирования. М.: Горячая линия – Телеком; 2024. 538 с. ISBN 978-5-9912-0802-4

13. Turkington K., Masseios K., Constantinides G.A., Leong P. FPGA Based Acceleration of the Linpack Benchmark: A High Level Code Transformation Approach. In: 2006 International Conference on Field Programmable Logic and Applications. IEEE; 2007. https://doi.org/10.1109/FPL.2006.311240

14. Tamuly S., Joseph A. Chandrasekharan J. Deep Learning Model for Image Classification. In: Smys S., Tavares J., Balas V., Iliyasu A. (Eds.). Computational Vision and Bio-Inspired Computing. ICCVBIC 2019. Advances in Intelligent Systems and Computing. Springer, Cham; 2019. V. 1108. P. 312–320. https://doi.org/10.1007/978-3-030-37218-7_36

15. Majeric F., Gonzalvo B., Bossuet L. JTAG Fault Injection Attack. IEEE Embed. Syst. Lett. 2018;10(3):65–68. https://doi.org/10.1109/LES.2017.2771206

16. Abdalhag B., Awad A., Hawash A. A fast Binary Decision Diagram (BDD)-based reversible logic optimization engine driven by recent meta-heuristic reordering algorithms. Microelectron. Reliab. 2021;123:114168. https://doi.org/10.1016/j.microrel.2021.114168

17. Певцов Е.Ф., Деменкова Т.А., Шнякин А.А. Тестопригодное проектирование интегральных схем и проблемы защиты проектов. Russ. Technol. J. 2019;7(4):60–70. https://doi.org/10.32362/2500-316X-2019-7-4-60-70

18. Kuo M.-H., Hu Ch.-M., Lee K.-J. Time-Related Hardware Trojan Attacks on Processor Cores. In: IEEE International Test Conference in Asia (ITC-Asia). IEEE; 2019. https://doi.org/10.1109/ITC-Asia.2019.00021

19. Комолов Д., Золотухо Р. Использование микросхем специальной памяти для обеспечения защиты ПЛИС FPGA от копирования. Компоненты и технологии. 2008;12:24–26. URL: https://kit-e.ru/wp-content/uploads/2008_12_24.pdf

20. Becker A., Hu W., Tai Y., Brisk P., Kastner R., Ienne P. Arbitrary Precision and Complexity Tradeoffs for Gate-Level Information Flow Tracking. In: Proceedings of the 54th ACM/EDAC/IEEE Design Automation Conference (DAC). IEEE, 2017. Part 128280. https://doi.org/10.1145/3061639.3062203

21. Polychronou N.F., Thevenon P.H., Puys M., Beroulle V. A Comprehensive Survey of Attacks without Physical Access Targeting Hardware Vulnerabilities in IoT/IIoT Devices, and Their Detection Mechanisms. ACM Trans. Design Automat. Electron. Syst. 2022;27(1):1–35. https://doi.org/10.1145/3471936

22. Erata F., Deng Sh., Zaghloul F., Xiong W., Demir O., Szefer J. Survey of Approaches and Techniques for Security Verification of Computer Systems. ACM J. Emerg. Technol. Comput. Syst. 2022;1(1):Article 1. https://doi.org/10.1145/3564785

23. Yang X., Zhao D., Jiang Y., Zhang X., Yuan Y. Fault Simulation and Formal Analysis in Functional Safety CPU FMEDA Campaign. J. Phys.: Conf. Ser. 2021;1769:012061. https://doi.org/10.1088/1742-6596/1769/1/012061