Метод синтеза логического элемента, реализующего несколько функций одновременно

Цель. Базовый элемент программируемой логической интегральной схемы (ПЛИС) реализует логические функции с помощью таблиц истинности (LUT). Строение обычных LUT позволяет реализовывать только одну логическую функцию нескольких переменных в совершенной дизъюнктивной нормальной форме (СДНФ). При этом всегда остается часть неактивных передающих транзисторов. Использование одной LUT для одной функции усложняет масштабирование архитектуры на кристалле (SoC). Целью данной работы является разработка структуры LUT для реализации нескольких логических функций одновременно на неактивных передающих транзисторах.

Методы. Приведена эволюция структуры LUT для трех переменных, в которой увеличивается количество одновременно реализуемых функций. Для реализации дополнительных функций выполнена декомпозиция логического устройства с различным количеством переменных. Проведено моделирование структур в системе электротехнического моделирования Multisim.

Результаты. Продемонстрировано моделирование более двух логических функций на неактивных частях LUT, при котором отображена одновременная работа двух и четырех логических функций. Приведено сравнение сложности для разного количества переменных и количества реализованных функций.

Выводы. Результаты моделирования демонстрируют работоспособность структур LUT, в которых выполняется несколько логических функций. Таким образом, при реализации дополнительных функций в новой структуре требуется меньшее количество передающих транзисторов по сравнению с обычным LUT, что увеличивает функциональность устройства. Новое решение позволяет увеличить число одновременно реализуемых функций одних и тех же переменных, что важно при реализации, например, кодовых преобразований.

1. Drozd O., Perebeinos I., Martynyuk O., Zashcholkin K., Ivanova O., Drozd M. Hidden faultanalysis of FPGA projects for critical applications. In: 2020 IEEE 15th International Conference on Advanced Trends in Radioelectronics, Telecommunications and Computer Engineering (TCSET). Lviv-Slavske, Ukraine, 2020. P. 467-471. https://doi.org/10.1109/TCSET49122.2020.235591

2. Drozd O., Nikul V., Antoniuk V., Drozd M. Hidden faults in FPGA-built digital components of safety-related systems. In: 2018 14th International Conference on Advanced Trends in Radioelecrtronics, Telecommunications and Computer Engineering (TCSET). Lviv-Slavske, Ukraine, 2018. P. 805-809. https://doi.org/10.1109/TCSET.2018.8336320

3. Vikhorev R. Universal logic cells to implement systems functions. In: 2016 IEEE NW Russia Young Researchers in Electrical and Electronic Engineering Conference (ELConRusNW). St. Petersburg, Russia, 2016. P. 373-375. https://doi.org/10.1109/EIConRusNW.2016.7448197

4. Vikhorev R. Improved FPGA logic elements and their simulation. In: 2018 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus). Moscow and St. Petersburg, Russia, 2018. P. 259-264. https://doi.org/10.1109/EIConRus.2018.8317080

5. Skornyakova A.Yu., Vikhorev R.V. Self-timed LUT layout simulation. In: 2020 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus). St. Petersburg and Moscow, Russia, 2020. P. 176-179. https://doi.org/10.1109/EIConRus49466.2020.9039374

6. Tyurin S.F. Green logic: Green LUT FPGA concepts, models and evaluations. In: Kharchenko V., Kondratenko Y., Kacprzyk J. (Eds.). Green IT Engineering: Components, Networks and Systems Implementation. Studies in Systems, Decision and Control. 2017;105: 241-261. https://doi.org/10.1007/978-3-319-55595-9_12

7. Тюрин С.Ф., Прохоров А.С. Программируемое логическое устройство: Пат. 2637462 РФ. Заявка № 2016131738; заявл. 01.08.2016; опубл. 04.12.2017.

8. Tyurin S.F. LUT's sliding backup. IEEE Transactions on Device and Materials Reliability. 2019;19(1):221-225. https://doi.org/10.1109/TDMR.2019.2898724

9. Строгонов А., Цыбин С. Программируемая коммутация ПЛИС: взгляд изнутри. Компоненты и технологии. 2010;11(112):56-62. URL: https://kit-e.ru/wp-content/uploads/2010_11_56.pdf (дата обращения 17.11.2022).

10. Строгонов А., Городков П. Современные тенденции развития ПЛИС: от системной интеграции к искусственному интеллекту. Электроника: Наука, технология, бизнес. 2020;4(195):46-56. https://doi.org/10.22184/1992-4178.2020.195.4.46.56

11. Danilova E.Y. FPGAs logic checking method by genetic algorithms. In: 2020 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus). St. Petersburg and Moscow, Russia, 2020. P. 1787-1790. https://doi.org/10.1109/EIConRus49466.2020.9039052