Применение кодов с исправлением двух ошибок для защиты конфигурационной памяти программируемой логики от действия космической радиации

Цели. Программируемая логика типа field programmable gate array (FPGA) на основе статической конфигурационной памяти широко применяется в электронике бортовых систем космических аппаратов. Под воздействием космической радиации в конфигурационной памяти FPGA могут возникать ошибки. Основными методами защиты от них являются различные варианты резервирования триггеров, а также применение помехоустойчивых кодов в специальных схемах детектирования и исправления ошибок. Цель работы – определение из группы помехоустойчивых кодов тех, которые с учетом их избыточности наилучшим образом подходят для реализации внутреннего скраббинга конфигурационной памяти программируемых логических интегральных схем.

Методы. В работе рассмотрены методы скраббинга конфигурационной памяти FPGA, которые применяются для ее очистки от ошибок, вызванных действием космической радиации. Предлагается для повышения эффективности внутреннего скраббинга конфигурационной памяти FPGA использовать коды, исправляющие как однократные, так и двукратные смежные ошибки SEC-DED-DAEC. В этом случае уменьшается необходимость выполнения внешнего скраббинга конфигурационной памяти путем ее перезаписи эталонной конфигурацией из энергонезависимой радиационно-стойкой памяти. Таким образом, снижается время неработоспособного состояния FPGA, вызванное процедурой внешнего скраббинга. В связи с тем, что известные коды SEC-DED-DAEC имеют ненулевую вероятность ошибочного детектирования, а затем – ошибочного исправления двойной несмежной ошибки, а также обладают разной избыточностью и сложностью реализации, было приведено исследование наиболее эффективного кода для внутреннего скраббинга.

Результаты. Результаты исследования показали, что наилучшими с указанных позиций являются коды Датта, Нила и Хоюна – Йонгсурка. Приведены результаты сравнения кодов по выбранным критериям. Даны рекомендации для выбора конкретного кода в зависимости от возможных требований к планируемой космической миссии.

Выводы. Проведенное исследование показало эффективность защиты памяти программируемой логики с помощью применения кодов с исправлением двух ошибок.

1. Максименко С.Л., Мелехин В.Ф., Филиппов А.С. Анализ проблемы построения радиационно-стойких информационно-управляющих систем. Информационно-управляющие системы. 2012;2(57):18–25. URL: http://www.i-us.ru/index.php/ius/article/view/13788

2. Gaillard R. Single Event Effects: Mechanisms and Classification. In: Nicolaidis M. (Ed.). Soft Errors in Modern Electronic Systems. Frontiers in Electronic Testing. Boston, MA: Springer; 2011. V. 41. P. 27–54. https://doi.org/10.1007/978-1-4419-6993-4_2

3. Kastensmidt F.L., Sterpone L., Carro L., Reorda M.S. On the Optimal Design of Triple Modular Redundancy Logic for SRAM-based FPGAs. In: Proceedings of the Design, Automation and Test in Europe Conference and Exhibition. 2005. P. 1290–1295. https://doi.org/10.1109/DATE.2005.229

4. Cheng D., Qi D., Chen M. Radiation-hardened Test Design for Aerospace SoC. In: 2020 IEEE 5th International Conference on Integrated Circuits and Microsystems (ICICM). 2020. P. 213–217. https://doi.org/10.1109/ICICM50929.2020.9292308

5. Mang I., Mang E., Popescu C. VHDL implementation of an error detection and correction module based on Hamming code. J. Comput. Sci. Control Syst. 2011;4(2):43–46.

6. Baviera E., Schettino G.M., Tuniz E., Vatta F. Software Implementation of Error Detection and Correction Against Single-Event Upsets. In: 2020 International Conference on Software, Telecommunications and Computer Networks (SoftCOM). 2020. https://doi.org/10.23919/SoftCOM50211.2020.9238173

7. Максфилд К. Проектирование на ПЛИС. Архитектура, средства и методы: курс молодого бойца: пер. с англ. М.: Додэка-XXI; 2007. 408 с.

8. Виртлин М., Хардинт А. Гибридная очистка конфигурации для ПЛИС компании Xilinx. В кн.: ПЛИС и параллельные структуры в аэрокосмической области. Программные ошибки и отказоустойчивое проектирование; под ред. Ф. Канстеншмидт, П. Реха. М.: Техносфера; 2018. 326 с.

9. Соколов А. Программно-аппаратные методы повышения радиационной стойкости микросхем SRAM ПЛИС. Современная электроника. 2014;6:30–33.

10. Zhang R., Xiao L., Li J., Cao X., Li L. An Adjustable and Fast Error Repair Scrubbing Method Based on Xilinx Essential Bits Technology for SRAM-Based FPGA. IEEE Transactions on Reliability. 2020;69(2):430–439. https://doi.org/10.1109/TR.2019.2896897

11. Цетин Э., Диззель О., Ли Т. и др. Обзор и исследование методов обнаружения и устранения одиночных сбоев для гетерогенных систем на основе ПЛИС. В кн.: ПЛИС и параллельные структуры в аэрокосмической области. Программные ошибки и отказоустойчивое проектирование; под ред. Ф. Канстеншмидт, П. Реха. М.: Техносфера; 2018. 326 с.

12. Флеминг Ш.Т., Томас Д.В., Винтерстейн Ф. Энергосберегающая адаптивная платформа FDIR, применяющая модули гетерогенных систем на кристалле. В кн.: ПЛИС и параллельные структуры в аэрокосмической области. Программные ошибки и отказоустойчивое проектирование; под ред. Ф. Канстеншмидт, П. Реха. М.: Техносфера; 2018. 326 с.

13. Hsiao M.Y. A class of optimal minimum odd-weight-column SEC-DED codes. IBM J. Res. Develop. 1970;14(4):395–401. https://doi.org/10.1147/rd.144.0395

14. Hamming R.W. Error detecting and error correcting codes. Bell System technical journal. 1950;29(2):147–160. URL: https://www.sci-hub.ru/10.1002/j.1538-7305.1950.tb00463.x

15. Чумаков А.И., Согоян А.В., Боруздина А.Б. и др. Механизмы многократных сбоев в микросхемах памяти. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2016;4:145–152. URL: http://www.mes-conference.ru/data/year2016/pdf/D188.pdf

16. Краснюк А.А., Петров К.А. Особенности применения методов помехоустойчивого кодирования в суб-100-нм микросхемах памяти для космических систем. Микроэлектроника. 2012;41(6):450–456.

17. Dutta A., Touba N.A. Multiple Bit Upset Tolerant Memory Using a Selective Cycle Avoidance Based SEC-DED-DAEC Code. In: 25th IEEE VLSI Test Symposium (VTS’07). 2007. P. 349–354. https://doi.org/10.1109/VTS.2007.40

18. Datta R., Touba N.A. Exploiting unused spare columns to improve memory ECC. In: 27th IEEE VLSI Test Symposium. 2009. P. 47–52. https://doi.org/10.1109/VTS.2009.52

19. Neale A., Sachdev M. A new SEC-DED error correction code subclass for adjacent MBU tolerance in embedded memory. IEEE Transactions on Device and Materials Reliability. 2013;13(1):223–230. https://doi.org/10.1109/TDMR.2012.2232671

20. Reviriego P., Liu S.S., Sánchez-Macián A., Xiao L., Maestro J.A. Unequal error protection codes derived from SEC-DED codes. Electron. Lett. 2016;52(8):619–620. https://doi.org/10.1049/el.2016.0077

21. Cha S., Yoon H. Efficient implementation of single error correction and double error detection code with check bit pre-computation for memories. JSTS: J. Semiconductor Technol. Sci. 2018;12(4):418–425. https://doi.org/10.5573/JSTS.2012.12.4.418

22. Hoyoon Jun, Yongsurk Lee. Protection of On-chip Memory Systems against Multiple Cell Upsets Using Double-adjacent Error Correction Codes. Int. J. Computer Inform. Technol. 2014;3(6):1316–1320. URL: https://www.ijcit.com/archives/volume3/issue6/Paper030621. pdf