mireabulletinRussian Technological JournalRussian Technological Journal2782-32102500-316XRTU MIREA10.32362/2500-316X-2022-10-3-24-33mireabulletin-519Research ArticleИНФОРМАЦИОННЫЕ СИСТЕМЫ. ИНФОРМАТИКА. ПРОБЛЕМЫ ИНФОРМАЦИОННОЙ БЕЗОПАСНОСТИINFORMATION SYSTEMS. COMPUTER SCIENCES. ISSUES OF INFORMATION SECURITYПерспективы применения софт-процессоров в системах на кристалле на базе программируемых логических интегральных схемProspects for using soft processors in systems-on-a-chip based on field-programmable gate arrayshttps://orcid.org/0000-0001-6456-4794ТарасовИ. Е.TarasovI. E.

Тарасов Илья Евгеньевич - доктор технических наук, доцент, профессор кафедры корпоративных информационных систем Института информационных технологий.

119454, Москва, пр-т Вернадского, д. 78, Scopus Author ID 57213354150

Ilya E. Tarasov - Dr. Sci. (Eng.), Associated Professor, Professor, Department of Corporate Information Systems, Institute of Information Technologies.

78, Vernadskogo pr., Moscow, 119454. Scopus Author ID 57213354150

tarasov_i@mirea.ruПотехинД. С.PotekhinD. S.

Потехин Дмитрий Станиславович - доктор технических наук, доцент, профессор кафедры вычислительной техники Института информационных технологий.

119454, Москва, пр-т Вернадского, д. 78, Scopus Author ID 57213839310

Dmitry S. Potekhin - Dr. Sci. (Eng.), Associated Professor, Professor, Computer Technology Department, Institute of Information Technologies.

78, Vernadskogo pr., Moscow, 119454. Scopus Author ID 57213839310

potehin@mirea.ruПлатоноваО. В.PlatonovaO. V.

Платонова Ольга Владимировна - кандидат технических наук, доцент, заведующий кафедрой вычислительной техники Института информационных технологий.

119454, Москва, пр-т Вернадского, д. 78, Scopus Author ID 57222119478

Olga V. Platonova - Cand. Sci. (Eng.), Associated Professor, Head of the Computer Technology Department, Institute of Information Technologies.

78, Vernadskogo pr., Moscow, 119454. Scopus Author ID 57222119478

platonova@mirea.ruМИРЭА – Российский технологический университетРоссияMIREA – Russian Technological UniversityRussian Federation2022080620221032433Copyright © Тарасов И.Е., Потехин Д.С., Платонова О.В., 20222022Тарасов И.Е., Потехин Д.С., Платонова О.В.Tarasov I.E., Potekhin D.S., Platonova O.V.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://www.rtj-mirea.ru/jour/article/view/519Цели

Цели. Развитие элементной базы программируемых логических интегральных схем (ПЛИС) качественно меняет требования к маршруту проектирования электронных средств вследствие роста логической емкости этих микросхем и тенденции к повышению степени интеграции подсистем. Преимущественным направлением применения данной платформы является концепция системы на кристалле (СнК), направленная на совмещение в одном кристалле подсистем приема, обработки и обмена данными, а также на реализацию управляющих, диагностических и других вспомогательных подсистем. Цель работы – разработка методики применения софт-процессоров, т.е. процессоров, создаваемых на базе конфигурируемых логических ресурсов, для реализации функций управления в составе СнК на базе ПЛИС.

Методы

Методы. Использованы методы проектирования цифровых систем.

Результаты

Результаты. Для софт-процессоров рассмотрен унифицированный маршрут проектирования, основанный на выборе архитектурных параметров, качественно соответствующих задачам управления. В частности, такие параметры, как адресность системы команд, количество тактов конвейера, конфигурация арифметико-логического устройства, являются регулируемыми на этапе проектирования, что позволяет проводить оптимизацию софт-процессора в дискретном пространстве параметров. Рассмотрен также подход к быстрому прототипированию ассемблера на основе стекового языка программирования с регулярной грамматикой. Перспективным направлением применения софт-процессоров является управление аппаратными компонентами цифровой обработки сигналов в составе СнК. В статье рассмотрен пример реализации СнК на базе ПЛИС Xilinx Virtex-7, в составе которого применены несколько процессорных ядер, разработанных по предложенной методике.

Выводы

Выводы. Рассмотренные подходы к проектированию софт-процессоров позволяют проводить быстрое прототипирование управляющего процессорного ядра для работы в составе СнК на базе ПЛИС.

Objectives

Objectives. Developing the element base of field-programmable gate arrays (FPGA) may significantly affect the design of electronic devices due to the enhanced logical capacity of such chips and the general tendency towards increased subsystem integration. The system-on-a-chip (SoC) concept is aimed at combining receiving, processing, and exchange subsystems onto a single chip, as well as at implementing control, diagnostic, and other auxiliary subsystems. The study aimed at developing a method for soft processor applications, i.e., processors based on configurable logical resources, for implementing control functions in an FPGA-based SoC.

Methods

Methods. A digital system design methodology was used.

Results

Results. For soft processors, a unified design route based on selecting architectural parameters qualitatively corresponding to control tasks was considered. In particular, such parameters as instruction set addressness, number of pipeline cycles, and arithmetic logic unit configuration are adjustable at the design stage to allow the optimization of the soft processor in the discrete parameter space. An approach to rapid prototyping of the assembler based on stack-oriented programming language with regular grammar was also considered. The control of digital signal processing hardware as part of an SoC is the promising application area for soft processors. An implementation is considered on the example of an SoC based on Xilinx Virtex-7 FPGA containing several processor cores developed using the proposed methodology.

Conclusions

Conclusions. The considered approaches to soft processor design allow the rapid prototyping of the control processor core for operation as part of an FPGA-based SoC.

процессорПЛИСсистема на кристаллецифровая обработка сигналовкомпиляторprocessorfield-programmable gate arraysystem-on-a-chipdigital signal processingcompilerReferencesHennessy J.L., Patterson D.A. A new golden age for computer architecture: Domain-specific hardware/software co-design, enhanced security, open instruction sets, and agile chip development. In: Proceedings of the 2018 ACM/IEEE 45th Annual International Symposium on Computer Architecture (ISCA). Los Angeles, CA, USA, June 1–6, 2018. https://doi.org/10.1109/ISCA.2018.00011Hennessy J.L., Patterson D.A. A new golden age for computer architecture: Domain-specific hardware/software co-design, enhanced security, open instruction sets, and agile chip development. In: Proceedings of the 2018 ACM/IEEE 45th Annual International Symposium on Computer Architecture (ISCA). Los Angeles, CA, USA, June 1–6, 2018. https://doi.org/10.1109/ISCA.2018.00011Тарасов И.Е. ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектирования. М.: Горячая линия – Телеком; 2022. 538 с. ISBN 978-59912-0802-4Tarasov I.E. PLIS Xilinx. Yazyki opisaniya apparatury VHDL i Verilog, SAPR, priemy proektirovaniya (FPGA Xilinx. Hardware description languages VHDL and Verilog, CAD, design techniques). Moscow: Goryachaya liniya – Telekom; 2020. 538 p. (in Russ.). ISBN: 978-5-9912-0802-4Сесин И.Ю., Болбаков Р.Г. Сравнительный анализ методов оптимизации программного обеспечения для борьбы с предикацией ветвлений на графических процессорах. Russ. Technol. J. 2021;9(6):7–15. https://doi.org/10.32362/2500-316X-2021-9-6-7-15Sesin I.Yu., Bolbakov R.G. Comparative analysis of software optimization methods in context of branch predication on GPUs. Russ. Technol. J. 2021;9(6):7–15 (in Russ.). https://doi.org/10.32362/2500-316X-2021-9-6-7-15Слепцов В.В., Афонин В.Л., Аблаева А.Е., Динь Б. Разработка информационно-измерительной и управляющей системы квадрокоптера. Russ. Technol. J. 2021;9(6):26–36. https://doi.org/10.32362/2500-316X-2021-9-6-26-36Sleptsov V.V., Afonin V.L., Ablaeva A.E., Dinh B. Development of an information measuring and control system for a quadrocopter. Russ. Technol. J. 2021;9(6): 26–36 (in Russ.). https://doi.org/10.32362/2500316X-2021-9-6-26-36Смирнов А.В. Оптимизация характеристик цифровых фильтров одновременно в частотной и временной областях. Russ. Technol. J. 2020;8(6):63–77. https://doi.org/10.32362/2500-316X-2020-8-6-63-77Smirnov A.V. Optimization of digital filters performances simultaneously in frequency and time domains. Russ. Technol. J. 2020;8(6):63–77 (in Russ.). https://doi.org/10.32362/2500-316X-2020-8-6-63-77Умняшкин С.В. Основы теории цифровой обработки сигналов. М.: Техносфера; 2017. 528 c. ISBN 978-594836-424-7Umnyashkin S.V. Osnovy teorii tsifrovoi obrabotki signalov (Fundamentals of the theory of digital signal processing). Moscow: Tekhnosfera; 2017. 528 p. (in Russ.). ISBN 978-5-94836-424-7Abadi M., et al. TensorFlow: A system for largescale machine learning. In: Proceedings of the 12th USENIX Symposium on Operating Systems Design and Implementation (OSDI ́16). 2016. P. 265–283. URL: https://www.usenix.org/system/files/conference/osdi16/osdi16-abadi.pdfAbadi M., et al. TensorFlow: A system for largescale machine learning. In: Proceedings of the 12th USENIX Symposium on Operating Systems Design and Implementation (OSDI ́16). 2016. P. 265–283. Available from URL: https://www.usenix.org/system/files/conference/osdi16/osdi16-abadi.pdfNurvitadhi E., et al. Accelerating Binarized Neural Networks: Comparison of FPGA, CPU, GPU, and ASIC. In: 2016 International Conference on FieldProgrammable Technology. 2016. P. 77–84. https://doi.org/10.1109/fpt.2016.7929192Nurvitadhi E., et al. Accelerating Binarized Neural Networks: Comparison of FPGA, CPU, GPU, and ASIC. In: 2016 International Conference on FieldProgrammable Technology. 2016. P. 77–84. https://doi.org/10.1109/fpt.2016.7929192Корнеев В., Киселев А. Современные микропроцессоры. СПб.: БХВ-Петербург; 2003. 448 с.Korneev V., Kiselev A. Sovremennye mikroprotsessory (Modern microprocessors). St. Petersburg: BHV-Petersburg; 2003. 448 p. (in Russ.).Sima D., Fountain T., Kacsuk P. Advanced Computer Architectures: A Design Space Approach. Addison-Wesley; 1997. 790 р.Sima D., Fountain T., Kacsuk P. Advanced Computer Architectures: A Design Space Approach. Addison-Wesley; 1997. 790 р.Ахо А.В., Лам М.С., Сети Р., Ульман Д.Д. Компиляторы: принципы, технологии и инструментарий: пер. с англ. М.: «И.Д. Вильямс»; 2017. 1184 с. ISBN 978-58459-1932-8.Akho A.V., Lam M.S., Seti R., Ul’man D.D. Kompilyatory: printsipy, tekhnologii i instrumentarii (Compilers: Principles, Techniques, and Tools). Transl. from Engl. Moscow: Vil’yams; 2017. 1184 р. (in Russ.). ISBN 9785-8459-1932-8.Пратт Т., Зелковиц М. Языки программирования: разработка и реализация: под ред. А. Матросова. СПб.: Питер; 2002. 688 с. ISBN 5-318-00189-0Pratt T., Zelkovits M. Yazyki programmirovaniya: razrabotka i realizatsiya (Programming Languages: Design and Implementation). Matrosov A. (Ed.). St. Petersburg: Piter; 2002. 688 р. (in Russ.). ISBN 5-31800189-0Баранов С.Н., Ноздрунов Н.Р. Язык Форт и его реализации. Л.: Машиностроение; 1988. 157 с. ISBN 5-21700324-3Baranov S.N., Nozdrunov N.R. Yazyk Fort i ego realizatsii (The Forth Language and its Implementations). Leningrad: Mashinostroenie; 1988. 157 р. (in Russ.). ISBN 5-217-00324-3Советов П.Н. Синтез линейных программ для стековой машины. Высокопроизводительные вычислительные системы и технологии. 2019;3(1):17–22.Sovetov P.N. Synthesis of linear programs for a stack machine. Vysokoproizvoditel’nye vychislitel’nye sistemy i tekhnologii = High-performance computing systems and technologies. 2019;3(1):17–22 (in Russ.).Тарасов И.Е., Потехин Д.С., Хренов М.А., Советов П.Н. Автоматизация проектирования многопроцессорной системы на базе ПЛИС для управления во встраиваемых приложениях. Экономика и менеджмент систем управления. 2017;25(3–1):179–185.Tarasov I.E., Potekhin D.S., Khrenov M.A., Sovetov P.N. Computer-aided design of multicore system for embedded applications. Ekonomika i menedzhment sistem upravleniya. 2017;25(3–1):179–185 (in Russ.).

The authors declare that there are no conflicts of interest present.